2017年注册会计师考试《计算机原理课程设计》讲解

计算机原理课程设计 计算机原理课程设计 1、课程设计的题目 2、课程设计完成的内容 3、课程设计的基本规定 4、课程设计的详细方法 5、考核形式 6、典型VHDL程序分析 7、注意事项 1、课程设计的题目设计一台嵌入式CISC模型计算机（采用定长CPU周期、联合控制方法），并运行可完成一定功能的机器语言程序进行验证，实现方式能从下面3类中任选一个：●连续输入5个有符号整数（8位二进制补码表示，用十六进制数输入），求所有负数的平方和并输出显示。说明：①5个有符号数从内部输入；②一定要使用符号标示位（比如说SF），并且应使用为负的之后转移（比如JS）或不为负的之后转移（比如JNS）指令。第一类（最高成绩为“优”）：采用单数据总线结构的运算器，采用RAM，先将输入数据依次放置在RAM的某一连续的存储区域内，再依次读出判断是否为负数，若为负数再求其平方和；第二类（最高成绩为“优”）：采用三数据总线结构的运算器，采用RAM，先将输入数据依次放置在RAM的某一连续的存储区域内，再依次读出判断是否为负数，若为负数再求其平方和；第三类（最高成绩为“良”）：采用单数据总线结构的运算器，不引入RAM；★（范例）求1至任意一个整数N之间的所有奇数之跟并输出显示，和为单字长说明：N从开关输入，和从数码管输出，然后输出显示停止。

2、课程设计完成的内容 1.完成平台的总体设计，画出模型机数据通路框图； 2.设计微程序控制器（CISC模型计算机）的逻辑结构框图； 3.设计机器指令格式跟指令系统； 4.设计时序产生器电路； 5.设计所有机器指令的微程序流程图； 6.设计操作控制器单元；在CISC模型计算机中，设计的内容包含微指令格式（建议采取全水平型微指令）、微指令代码表（根据微程序流程图和微指令格式来设计）和微程序控制器硬件电路（包括地址转移逻辑电路、微地址寄存器、微命令解释器和控制存储器等。具体电路按照微程序控制器的逻辑结构框图、微指令格式和微指令代码来设计）。 7.设计模型机的所有单元电路，并用VHDL语言（也能使用GDF文件----图形描述文件）对模型机中的各个组件进行编程，并让之作为一个统一的整体，即产生顶层电路或顶层文件； 8.由给出的题目和设计的指令系统编写相应的汇编语言源程序； 9.根据设计的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设计至模型机中的ROM中去； 10.使用EDA工具进行功能仿真，要确保其结果满足题目的规定；（其中应运用EDA工具提供的波形编辑器，选择适合的输入输出信号及后面信号进行调试。

） 11.器件编程，并在EDA实验系统上进行操作演示。 3、课程设计的基本规定该课程设计成为一门独立的课程计算机原理教案下载，要求学员掌握CISC模型机的组成跟工作原理（CISC模型机可以是任何计算机构成原理教材上的构架图），学会Altera MAX+plus Ⅱ或Quartus Ⅱ EDA工具的使用，能用EDA软件设计一个能完成一定功能的建模计算机，并借助功能仿真和在EDA实验系统上运行一个程序来验证模型机设计的正确性。 4、课程设计的详细方法（1） 一、完成平台的总体设计 4、课程设计的详细方法（1） 一、完成平台的总体设计（续） 4、课程设计的详细方法（2） 二、设计控制器的逻辑结构框图 4、课程设计的详细方法（3） 三、设计机器指令格式和指令系统 4、课程设计的详细方法（4） 四、设计时序产生器电路 4、课程设计的详细方法（5） 五、设计微程序流程图 4、课程设计的详细方法（5） 五、设计微程序流程图（续） 4、课程设计的详细方法（6） 六、设计操作控制器单元（即微程序控制器） 4、课程设计的详细方法（6） 六、设计操作控制器单元（续） 4、课程设计的详细方法（6） 4、课程设计的详细方法（6） 范例设计时的微指令列表 4、课程设计的详细方法（6）（2）设计地址转移逻辑电路地址转移逻辑电路是按照微程序流程图中的圆形框部分及多个分支微地址计算机原理教案下载，利用微地址寄存器的异步置“1”端，实现微地址的多路转移。

由于微地址寄存器中的触发器异步置“1”端低电平有效，与μA4～μA0对应的异步置“1”控制信号SE5～SE1的逻辑表达式为：（μA5的异步置“1”端SE6实际已使用） 4、课程设计的详细方法（7） 七、设计单元电路 4、课程设计的详细方法（7） 4、课程设计的详细方法（8） 4、课程设计的详细方法（9） 4、课程设计的详细方法（10） 4、课程设计的详细方法（10） 4、课程设计的详细方法（10） 课程设计的详细方法（10） 课程设计的详细方法（10） 课程设计的详细方法（11） 5、考核方式（1） 5、考核方式（2） 6、VHDL程序结构及意义（1） 6、VHDL程序结构及意义（2） 6、VHDL程序结构及意义（3） 7、注意事项 * 计算机原理课程设计时间安排 5404（B） 1-4节 19周五 5407（A） 7-8节 19周四/ 19周日 5407（A）、5404（B） 5-8节 5407（A）、5404（B） 1-4节 19周三/ 19周六 5407（A）、5404（B） 5-8节 5407（A）、5404（B） 1-4节 19周一 5407（B） 7-8节 18周四 5407（A） 5-8节 18周三 A组 （课号：121159） B组 （课号：121153） 有手提电脑的同学建议自带。

11C107（上课） 1-3节 18周一 备注 上课/实验地点 时间 说明：范例中设计时，外部时钟信号上边沿有效。 注意一：在EDA软件设计时，所有的输出总线不能直接联结，需降低多路选择器。 注意二：在EDA软件设计时，RAM的数据总线设计为单独的输入总线与输出总线。 注意三：在RAM设计时，需降低RAM的读写信号和片选信号，在微指令格式跟微程序控制器时也需要同时考量 说明：在T4内形成微指令的微地址，并访问控制存储器，在T2的上面沿到来时， 将读出的微指令打入微指令寄存器，即图中的微命令寄存器和微地址寄存器。 R0 00 R3 11 R2 10 R1 01 选定的寄存器 Rs或Rd 模型机规定数据的表示采用定点小数补码表示，单字长为8位，其格式如下： 尾数 符号位 6 5 4 3 2 1 0 7微程序控制器的设计过程（1）根据微处理器结构图、指令格式和用途设计所有机器指令的微程序流程图，并确认每条微指令的微地址跟后继微地址；（2）设计微指令格式和微指令代码表；（3）设计地址转移逻辑电路；（4）设计微程序控制器中的其他逻辑单元电路，包括微地址寄存器、微命令寄存器和控制存储器；（5）设计微程序控制器的顶层电路（由多个模块构成）。

（1）设计微指令格式和微指令代码表CISC模型机系统使用的微指令采用全水平型微指令，字长为25位，其中微命令 字段为17位，P字段为2位，后继微地址为6位，其格式如下： PC+1 ↑ 1 1 不装入，也不计数 0 1 1 BUS-->PC ↑ 0 1 将PC清0 × × 0 功能 LDPC LOAD CLR 程序计数器PC的功能表 寄存器选择 算术逻辑运算单元ALU的功能表 （AC）+1 0 1 （AC）-（DR） 1 0 （AC）+（DR） 0 0 功能 S0 S1 具体用途根据实际状况设计 读 1 0(↓) 写 0 0(↓) 不选择 × 1 功能 WR CS RAM的功能表 WR_O和LED_B一起控制输出，也可以省去WR_O；CS_I为ROM的片选信号。 注意：若设计两个AR（AR1、AR2）或者PC的输出与访问RAM的地址公用 一个AR时，会降低一个多路选择器和一个控制信号。 CISC模型机中RAM芯片的读写操作时序图 注意：针对书上的图未略作修改。此处CS、WR只受时序T2和T3控制，不再受Q控制。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY RAM ISPORT(WR,CS:IN STD_LOGIC;DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0);DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0));END RAM;ARCHITECTURE A OF RAM ISTYPE MEMORY IS ARRAY(0 TO 31) OF STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINPROCESS(CS,WR)VARIABLE MEM:MEMORY;BEGINIF(CS'EVENT AND CS='0') THENIF(WR='0') THEN--写RAMMEM(CONV_INTEGER(ADDR(4 DOWNTO 0))):=DIN;ELSIF(WR='1') THEN--读RAMDOUT