vhdl数字频率计源程序_数字频率计的设计_简易数字频率计设计

基于Proteus的数字频率计设计

重庆市立信职业教育中心鲁铭琼

【摘

要】利用Proteus软件，通过

测频控制器、分频器、8个具有时钟使能和清零控制的十进制计数器、锁存译码显示以及多路选择模块等组成数字频率计，实现对于不同频率的方波信号的仿真测量，其频率结果以示波器、逻辑分析仪和七段显示器的方式呈现，其中主要以七段显示器的方式最为直观。

【关键词】Proteus软件；数字频率计；七段显示器

一、

引言

频率是工业生产和科学实验中一个非常重要的参数。

许多生产过程都是在一定的频率范围内进行的，需要测量频率和控制频率。测量频率职业应用于电子、通信以及一些工业现场。

数字频率计是用数字显示被测信号频率的仪器，是计数、译码、显示以及触发器等数字器件的综合应用。它具有测量迅速、精度高、读书方便等优点。

本论文是测量方波频率的频率计，如果把机械振动频率、转动体的转动速度等先转换成电信号，同样可以用频率计测量。因此，数字频率计可以是一种应用很广泛的仪器。

图1是该数字频率计的方框图，

主要由门控电路、计数器、锁存译码、显示等几部分组成。

图1频率计方框图二、方案论证

方案一：

用CD4553作为十进制计数器，用74ls48（4线-7段译码器、驱动器）来驱动共阴数码管，显示部分采用四位一体的共阴数码管。

用555组成的多谐振荡器产生的信号由CD4518内的一个计数器进行2分频得到1秒的闸门信号，一个计数器做加法得到3秒的闸门信号。

方案二：以D触发器为主组成的测频控制器负责测试启动，

锁存计数以及计数清零。

通过八个74160来做计数器，测得的实时频率就可以通过八个单Q为0)。当START为1时，EN将输出个的LED进行显示。为了能实现一个宽度为Ts的闸门控制信号，在EN=1八位LED的稳定显示，加入了锁存译期间，计数器对被测信号进行计数，在码模块。为了更方便的进行测试不同的EN=0期间，计数器停止计数。可见EN频率，电路中加入一个分频模块和选择是CLK的二分频信号，高低电平的脉模块，可以选择不同频率的信号进行检宽均为Ts，LOAD是EN的反，EN的下测。

降沿就是LOAD的上升沿，LOAD的上按照方案一把整个电路设计完成升沿用于控制锁存译码显示器CODE之后，发现不能清零，效果实现的不好，锁存计数值。为了正确的计数，在所以放弃这个方案。

用第二个方案能够EN=0期间必须对计数器进行清零操很好地实现结果，而且思路清晰，还更作，以便在EN上升沿到来时计数器从进一步地进行了选择不同的频率测试，零开始重新进行计数，所以在EN=0期综合比较之后，选用了第二种方案。

间CLR必须清零有效一次。

三、工作原理

（二）十进制计数器

计数法测量频率是严格按照频率十进制计数器如图3所示。

的定义进行测量的，

它是在某个已知标准时间间隔TS内，测出被测信号重复出现的次数N，然后计算出频率f=N/TS。

图3十进制计数器

以D触发器为主组成的测频控制它有3个输入信号和两个输出信器负责测试启动，锁存计数以及计数清号：

零。通过八个74160做计数器，测得的CLK是计数器的计数输入信号，实时频率通过八个单个的LED进行显CLR是低有效清零信号，EN是高有效示。为了能实现一个八位LED的稳定计数允许输入信号。当EN为1，CLR显示，加入了锁存译码模块。为了更方也为1时计数器对CLK输入信号进行便的进行测试不同的频率，电路中加入计数，当EN为0，CLR为1时，计数器一个分频模块和选择模块，可以选择不不计数但保持以前的计数值。

同频率的信号进行检测。

为实现进位，低位计数器的JW

四、电路组成接高位计数器的EN，见图4。本论文采（一）测频控制器