计算机组成原理课程教学大纲

《计算机组成原理》课程课堂大纲课程代码： 课程负责人： 课程中文全称：计算机组成原理 课程英语名称：Computer Organization 课程类别：必修 课程学分数：4 课程学时数：72 授课对象：计算机科学与技术、信息安全及相关专业本科生 本课程的前导课程：高级程序设计、数字逻辑等 本课程的后续课程：微机系统与接口技术、计算机体系构架、操作系统等一、教学目的 本课程是计算机科学与技术、信息安全专业的专业基础必修课。本课程的学习将使学生理解单处理器计算机平台中各组件的外部工作原理、组成结构及其相互连接方法，具有完整 的计算机平台的整机概念；理解计算机平台层次化结构概念，熟悉硬件与工具之间的界面， 掌握以 MIPS 为代表的 RISC 指令集体系构架的基本常识；能够对有关计算机软件平台中的 理论跟实际问题进行推导与预测；能按照指令语义进行单周期/多周期/流水线数据通路以及 控制器的简洁设计；能对 MIPS 汇编程序设计语言的相关难题进行探讨。二、课程内容 （一）计算机系统概述 1 计算机的层次结构(1) 计算机系统的基本构成 (2) 计算机硬件的基本构成 (3) 计算机工具和软件的关系 (4) 计算机的工作过程2 计算机性能指标 吞吐量、响应时间、带宽、延迟；CPU 时钟周期、主频、CPI、CPU 执行时间；MIPS、MFLOPS、GFLOPS、TFLOPS、PFLOPS。

（二）MIPS 指令系统及汇编语言 1 指令基本格式 2 指令基本功能算数运算指令、逻辑运算指令、存储指令、分支指令、无条件转移指令 3 指令地址及操作数寻址(1) 指令寻址：下一条指令地址计算 (2) 数据寻址：寄存器寻址、数据寻址（字节寻址、半字寻址、字寻址） 4 MIPS 汇编语言 (1) 寄存器使用约定(2) 函数/过程调用 5 ARM 指令集简介 6 x86 指令集简介（三）数据的表示跟运算 1 数制与编码(1) 进位计数制及其相互转换 (2) 真值和机器数 (3) 字符与字符串 2 定点数的表示跟运算 (1) 定点数的表示 无符号数的表示；有符号整数的表示。 (2) 定点数的运算 定点数的移位运算；原码定点数的加减运算；补码定点数的加/减运算；溢出概念跟判 别方法；乘法运算；除法运算 3 浮点数的表示跟运算 (1) IEEE 754 标准表示浮点数； (2) 浮点加减法运算；浮点加法；浮点除法（四）中央处理器 1 CPU 的功能跟基本结构 2 指令执行过程 3 单周期/多周期数据通路的功能跟基本构架 4 硬布线控制器的功能跟工作原理(1) 单周期处理器控制器 (2) 多周期处理器控制器 5 微程序控制器的简介 6 中断和异常 7 指令流水线 (1) 指令流水线的基本概念 (2) 流水线冒险及处理策略 (3) 指令流水线的基本推动（五）存储器层次结构 1 局部性原理 2 存储器技术(1) DRAM (2) SRAM (3) 快闪式存储器 (4) 硬盘 3 高速缓冲存储器（Cache） (1) Cache 的基本工作原理 (2) Cach 和主存之间的映射形式 (3) Cache 中主存块的替换算法(4) Cache 写策略 (5) 多层 Cache 性能计算 4 可信度、可靠性和可用性 (1) 海明码 (2) 磁盘阵列 5 虚拟存储器 (1) 虚拟存储器的基本概念 (2) 页式虚拟存储器 (3) TLB(快表)三、学时分配课程内容与学时分配表 课堂教学内容 1、计算机平台概述 2、MIPS 指令系统及汇编语言 3、数据的表示跟运算 4、中央处理器 5、存储器层次结构 总计学时分配 4 12 12 24 20 72四、教材与参考书 1 教材 (1) 计算机构成与设计：硬件、软件接口（原书第 4 版），（美）帕特森，（美）亨尼斯著， 康继昌，樊晓桠，安建峰等译，机械工业出版社，2012.1，ISBN：9787111353058 (2) 计算机构成与设计：硬件、软件接口（原书第 3 版），（美）帕特森，（美）亨尼斯著计算机原理教案下载， 郑伟民等译，机械工业出版社计算机原理教案下载，2007.4，ISBN 978-7-111-20214-1 (3) 计算机组成与设计：硬件/软件接口（英文版第 5 版）（亚洲版），（美）帕特森，（美）亨 尼斯著，机械工业出版社，2014.2，ISBN：97871114531612 参考用书 (1) 计算机构成与平台结构，清华大学出版社，袁春风，2010 年 4 月。

五、考核方法笔试、作业、实验。（1）课内考核环节考核环节考核环节内容名称考核知识单元第一次课 内考核第二次课 内考核计算机平台概述，已培训知识单元所覆盖的主 要知识点，尤其是重点难点。MIPS 汇编语言，数据的表示跟运算已培训知识单元所覆盖的主 中央处理器要知识点，尤其是重点难点。预计 安排 时间第8周第 14 周考核 形式开卷 笔试 开卷 笔试备注（2）课内综合实践环节综合实践环节 综合实践环节内容名称双端口通用寄 使用 verilog 设计双端口存器组的设计 通用基础器组单周期 CPU 设 使用 verilog 设计 CPU，计支持 20 条指令，要求画出电路图。Cache Lab矩阵相乘优化。（3）期末考试统考，闭卷（4）课程成绩评估方式作业占 15%实验占 15%课内考核占 10%期末考试占 60%考核能力单 元 CPU 数据通路 CPU 结构存储器层次预计安排 时间 第9周 第 11 周第 16 周实践形 式 面试 面试面试备注